1、如何選擇PCB板材？

選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。

2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)。可用拉大高速信號(hào)和模擬信號(hào)之間的距離，或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。

3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問題？

信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。

4、差分布線方式是如何實(shí)現(xiàn)的？

差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實(shí)現(xiàn)的方式較多。

5、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線，如何實(shí)現(xiàn)差分布線？

要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無法使用差分布線的。

6、接收端差分線對(duì)之間可否加一匹配電阻？

接收端差分線對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)品質(zhì)會(huì)好些。

7、為何差分對(duì)的布線要靠近且平行？

對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫小Ｋ^適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。

8、如何處理實(shí)際布線中的一些理論沖突的問題

1). 基本上, 將模/數(shù)地分割隔離是對(duì)的。 要注意的是信號(hào)走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。 2). 晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loop gain與phase的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無法完全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能靠近。 3). 確實(shí)高速布線與EMI的要求有很多沖突。 但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, 好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題, 如高速信號(hào)走內(nèi)層。 后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。 

9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾？

現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。 各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。 這會(huì)影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。 例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對(duì)敷銅的推擠能力等等。 所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。

10、關(guān)于test coupon。

test coupon是用來以TDR (Time Domain Reflectometer) 測(cè)量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求。 一般要控制的阻抗有單根線和差分對(duì)兩種情況。 所以， test coupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。 重要的是測(cè)量時(shí)接地點(diǎn)的位置。 為了減少接地引線(ground lead)的電感值， TDR探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probe tip)， 所以， test coupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。

11、在高速PCB設(shè)計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配？
一般在空白區(qū)域的敷銅絕大部分情況是接地。 只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離， 因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。 也要注意不要影響到它層的特性阻抗， 例如在dual stripline的結(jié)構(gòu)時(shí)。

12、是否可以把電源平面上面的信號(hào)線使用微帶線模型計(jì)算特性阻抗？電源和地平面之間的信號(hào)是否可以使用帶狀線模型計(jì)算？

是的， 在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。 例如四層板: 頂層-電源層-地層-底層， 這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。

13、在高密度印制板上通過軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測(cè)試要求嗎？

一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合測(cè)試機(jī)具的要求。另外，如果走線太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒辦法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，當(dāng)然，需要手動(dòng)補(bǔ)齊所要測(cè)試的地方。

14、添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？

至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定。基本上外加的測(cè)試點(diǎn)(不用線上既有的穿孔(via or DIP pin)當(dāng)測(cè)試點(diǎn))可能加在線上或是從線上拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edge rate)有關(guān)。影響大小可透過仿真得知。原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。

15、若干PCB組成系統(tǒng)，各板之間的地線應(yīng)如何連接？

各個(gè)PCB板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如A板子有電源或信號(hào)送到B板子，一定會(huì)有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會(huì)找阻抗小的地方流回去。所以，在各個(gè)不管是電源或信號(hào)相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對(duì)其它較敏感信號(hào)的影響。

16、兩個(gè)常被參考的特性阻抗公式：

a.微帶線(microstrip)
Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應(yīng)用。
b.帶狀線(stripline)
Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應(yīng)用。

17、差分信號(hào)線中間可否加地線？

差分信號(hào)中間一般是不能加地線。因?yàn)椴罘中盘?hào)的應(yīng)用原理重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會(huì)破壞耦合效應(yīng)。

18、剛?cè)岚?a href=http://m.yzazwxp.cn/pcb/ target=_blank class=infotextkey>設(shè)計(jì)是否需要專用設(shè)計(jì)軟件與規(guī)范？ 

可以用一般設(shè)計(jì)PCB的軟件來設(shè)計(jì)柔性電路板(Flexible Printed Circuit)。一樣用Gerber格式給FPC廠商生產(chǎn)。由于制造的工藝和一般PCB不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對(duì)小線寬、小線距、小孔徑(via)有其限制。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。軟板的檢驗(yàn)標(biāo)準(zhǔn)通常依據(jù)IPC6013 

19、適當(dāng)選擇PCB與外殼接地的點(diǎn)的原則是什么？

選擇PCB與外殼接地點(diǎn)選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。

20、電路板DEBUG應(yīng)從那幾個(gè)方面著手？

就數(shù)字電路而言，首先先依序確定三件事情：
確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來的順序與快慢有某種規(guī)范。
確認(rèn)所有時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒有非單調(diào)(non-monotonic)的問題。
確認(rèn)reset信號(hào)是否達(dá)到規(guī)范要求。
這些都正常的話，芯片應(yīng)該要發(fā)出一個(gè)周期(cycle)的信號(hào)。接下來依照系統(tǒng)運(yùn)作原理與bus protocol來debug。

21、在電路板尺寸固定的情況下，如果設(shè)計(jì)中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時(shí)走線過細(xì)也使阻抗無法降低，請(qǐng)介紹在高速（>100MHz）高密度PCB設(shè)計(jì)中的技巧?

在設(shè)計(jì)高速高密度PCB時(shí)，串?dāng)_(crosstalk interference)確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方： 1). 控制走線特性阻抗的連續(xù)與匹配。 2). 走線間距的大小。一般?？吹降拈g距為兩倍線寬。可以透過仿真來知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響，找出可容忍的小間距。不同芯片信號(hào)的結(jié)果可能不同。 3). 選擇適當(dāng)?shù)亩私臃绞健?). 避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。5). 利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會(huì)增加。

在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長(zhǎng)，不過還是要盡量做到。除此以外，可以預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完整性的影響。

22、模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時(shí)LC比RC濾波效果差？ 

LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。
23、濾波時(shí)選用電感，電容值的方法是什么？

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。如果LC的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。 電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì)較大。而電容的ESR/ESL也會(huì)有影響。另外，如果這LC是放在開關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。

24、如何盡可能的達(dá)到EMC要求，又不致造成太大的成本壓力？

PCB板上會(huì)因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。

1)、盡可能選用信號(hào)斜率(slew rate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。 2)、注意高頻器件擺放的位置，不要太靠近對(duì)外的連接器。 3)、注意高速信號(hào)的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。4)、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼暋Ｌ貏e注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。 5)、對(duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassis ground。6)、可適當(dāng)運(yùn)用ground guard/shunt traces在一些特別高速的信號(hào)旁。但要注意guard/shunt traces對(duì)走線特性阻抗的影響。7)、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。

25、當(dāng)一塊PCB板中有多個(gè)數(shù)/模功能塊時(shí)，常規(guī)做法是要將數(shù)/模地分開，原因何在？

將數(shù)/模地分開的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲，噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號(hào)不交叉， 模擬的信號(hào)依然會(huì)被地噪聲干擾。也就是說數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。

26、另一種作法是在確保數(shù)/模分開布局，且數(shù)/模信號(hào)走線相互不交叉的情況下，整個(gè)PCB板地不做分割，數(shù)/模地都連到這個(gè)地平面上。道理何在？

數(shù)模信號(hào)走線不能交叉的要求是因?yàn)樗俣壬钥斓臄?shù)字信號(hào)其返回電流路徑(return current path)會(huì)盡量沿著走線的下方附近的地流回?cái)?shù)字信號(hào)的源頭，若數(shù)模信號(hào)走線交叉，則返回電流所產(chǎn)生的噪聲便會(huì)出現(xiàn)在模擬電路區(qū)域內(nèi)。

27、在高速PCB設(shè)計(jì)原理圖設(shè)計(jì)時(shí)，如何考慮阻抗匹配問題？

在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系， 例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。

28、哪里能提供比較準(zhǔn)確的IBIS模型庫？

IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果?；旧螴BIS可看成是實(shí)際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得 (亦可采用測(cè)量， 但限制較多)，而SPICE的資料與芯片制造有絕對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會(huì)隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因?yàn)闆]有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準(zhǔn)確， 只能不斷要求該廠商改進(jìn)才是根本解決之道。

29、在高速PCB設(shè)計(jì)時(shí)，設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢？

一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分。一個(gè)好的EMI/EMC設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置, PCB迭層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲. 另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 后, 適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassis ground)。

30、如何選擇EDA工具？

目前的pcb設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價(jià)格比都不錯(cuò)。PLD的設(shè)計(jì)的初學(xué)者可以采用PLD芯片廠家提供的集成環(huán)境，在做到百萬門以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。

31、請(qǐng)推薦一種適合于高速信號(hào)處理和傳輸?shù)腅DA軟件。

常規(guī)的電路設(shè)計(jì)，INNOVEDA 的 PADS 就非常不錯(cuò)，且有配合用的仿真軟件，而這類設(shè)計(jì)往往占據(jù)了70%的應(yīng)用場(chǎng)合。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合電路，采用Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，當(dāng)然Mentor的性能還是非常不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是為優(yōu)秀的。

32、對(duì)PCB板各層含義的解釋 

Topoverlay ----頂層器件名稱， 也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10.
bottomoverlay----同理

multilayer-----如果你設(shè)計(jì)一個(gè)4層板，你放置一個(gè) free pad or via, 定義它作為multilay 那么它的pad就會(huì)自動(dòng)出現(xiàn)在4個(gè)層 上，如果你只定義它是top layer, 那么它的pad就會(huì)只出現(xiàn)在頂層上。

33、2G以上高頻PCB設(shè)計(jì)，走線,排版,應(yīng)重點(diǎn)注意哪些方面？

2G以上高頻PCB屬于射頻電路設(shè)計(jì)，不在高速數(shù)字電路設(shè)計(jì)討論范圍內(nèi)。而射頻電路的布局（layout)和布線（routing)應(yīng)該和原理圖一起考慮的，因?yàn)椴季植季€都會(huì)造成分布效應(yīng)。而且，射頻電路設(shè)計(jì)一些無源器件是通過參數(shù)化定義，特殊形狀銅箔實(shí)現(xiàn)，因此要求EDA工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。
Mentor公司的boardstation中有專門的RF設(shè)計(jì)模塊，能夠滿足這些要求。而且，一般射頻設(shè)計(jì)要求有專門射頻電路分析工具，業(yè)界著名的是agilent的eesoft，和Mentor的工具有很好的接口。

34、2G以上高頻PCB設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵循哪些規(guī)則?

射頻微帶線設(shè)計(jì)，需要用三維場(chǎng)分析工具提取傳輸線參數(shù)。所有的規(guī)則應(yīng)該在這個(gè)場(chǎng)提取工具中規(guī)定。

35、對(duì)于全數(shù)字信號(hào)的PCB，板上有一個(gè)80MHz的鐘源。除了采用絲網(wǎng)（接地）外，為了保證有足夠的驅(qū)動(dòng)能力，還應(yīng)該采用什么樣的電路進(jìn)行保護(hù)？

確保時(shí)鐘的驅(qū)動(dòng)能力，不應(yīng)該通過保護(hù)實(shí)現(xiàn)，一般采用時(shí)鐘驅(qū)動(dòng)芯片。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。采用時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載基本匹配，信號(hào)沿滿足要求（一般時(shí)鐘為沿有效信號(hào)），在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi)時(shí)延。

36、如果用單獨(dú)的時(shí)鐘信號(hào)板，一般采用什么樣的接口，來保證時(shí)鐘信號(hào)的傳輸受到的影響小？

時(shí)鐘信號(hào)越短，傳輸線效應(yīng)越小。采用單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線長(zhǎng)度。而且單板的接地供電也是問題。如果要長(zhǎng)距離傳輸，建議采用差分信號(hào)。LVDS信號(hào)可以滿足驅(qū)動(dòng)能力要求，不過您的時(shí)鐘不是太快，沒有必要。

37、27M,SDRAM時(shí)鐘線（80M-90M），這些時(shí)鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾很大。除了縮短線長(zhǎng)以外，還有那些好辦法？

如果是三次諧波大，二次諧波小，可能因?yàn)樾盘?hào)占空比為50%，因?yàn)檫@種情況下，信號(hào)沒有偶次諧波。這時(shí)需要修改一下信號(hào)占空比。

此外，對(duì)于如果是單向的時(shí)鐘信號(hào)，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會(huì)影響時(shí)鐘沿速率。源端匹配值，可以采用下圖公式得到。

38、什么是走線的拓?fù)浼軜?gòu)？

Topology,有的也叫routing order.對(duì)于多端口連接的網(wǎng)絡(luò)的布線次序。

39、怎樣調(diào)整走線的拓?fù)浼軜?gòu)來提高信號(hào)的完整性？

這種網(wǎng)絡(luò)信號(hào)方向比較復(fù)雜，因?yàn)閷?duì)單向，雙向信號(hào)，不同電平種類信號(hào)，拓樸影響都不一樣，很難說哪種拓樸對(duì)信號(hào)質(zhì)量有利。而且作前仿真時(shí)，采用何種拓樸對(duì)工程師要求很高，要求對(duì)電路原理，信號(hào)類型，甚至布線難度等都要了解。

40、怎樣通過安排迭層來減少EMI問題？

首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。
層疊對(duì)EMI來講，我認(rèn)為主要是提供信號(hào)短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當(dāng)比電源層外延，對(duì)抑制共模干擾有好處。

41、為何要鋪銅？

一般鋪銅有幾個(gè)方面原因。
１，EMC.對(duì)于大面積的地或電源鋪銅，會(huì)起到屏蔽作用，有些特殊地，如PGND起到防護(hù)作用。
２，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對(duì)于布線較少的PCB板層鋪銅。
３，信號(hào)完整性要求，給高頻數(shù)字信號(hào)一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線。當(dāng)然還有散熱，特殊器件安裝要求鋪銅等等原因。

42、在一個(gè)系統(tǒng)中，包含了dsp和pld，請(qǐng)問布線時(shí)要注意哪些問題呢？

看你的信號(hào)速率和布線長(zhǎng)度的比值。如果信號(hào)在傳輸線上的時(shí)延和信號(hào)變化沿時(shí)間可比的話，就要考慮信號(hào)完整性問題。另外對(duì)于多個(gè)DSP，時(shí)鐘，數(shù)據(jù)信號(hào)走線拓普也會(huì)影響信號(hào)質(zhì)量和時(shí)序，需要關(guān)注。

43、除protel工具布線外，還有其他好的工具嗎？

至于工具，除了PROTEL，還有很多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長(zhǎng)。

44、什么是“信號(hào)回流路徑”？ 

信號(hào)回流路徑,即return current。高速數(shù)字信號(hào)在傳輸時(shí)，信號(hào)的流向是從驅(qū)動(dòng)器沿PCB傳輸線到負(fù)載，再由負(fù)載沿著地或電源通過短路徑返回驅(qū)動(dòng)器端。這個(gè)在地或電源上的返回信號(hào)就稱信號(hào)回流路徑。Dr.Johson在他的書中解釋，高頻信號(hào)傳輸，實(shí)際上是對(duì)傳輸線與直流層之間包夾的介質(zhì)電容充電的過程。SI分析的就是這個(gè)圍場(chǎng)的電磁特性，以及他們之間的耦合。

45、如何對(duì)接插件進(jìn)行SI分析？

在IBIS3.2規(guī)范中，有關(guān)于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真軟件（HYPERLYNX或IS_multiboard），建立多板系統(tǒng)時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊(cè)中得到。當(dāng)然這種方式會(huì)不夠精確，但只要在可接受范圍內(nèi)即可。

46、請(qǐng)問端接的方式有哪些？

端接（terminal）,也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。

47、采用端接（匹配）的方式是由什么因素決定的？

匹配采用方式一般由BUFFER特性，拓普情況，電平種類和判決方式來決定，也要考慮信號(hào)占空比，系統(tǒng)功耗等。

48、采用端接（匹配）的方式有什么規(guī)則？

數(shù)字電路關(guān)鍵的是時(shí)序問題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到可以確定的信號(hào)。對(duì)于電平有效信號(hào)，在保證建立、保持時(shí)間的前提下，信號(hào)質(zhì)量穩(wěn)定；對(duì)延有效信號(hào)，在保證信號(hào)延單調(diào)性前提下，信號(hào)變化延速度滿足要求。

49、能否利用器件的IBIS模型對(duì)器件的邏輯功能進(jìn)行仿真？如果不能，那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真？

IBIS模型是行為級(jí)模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他結(jié)構(gòu)級(jí)模型。

50、在數(shù)字和模擬并存的系統(tǒng)中，有2種處理方法，一個(gè)是數(shù)字地和模擬地分開，比如在地層，數(shù)字地是獨(dú)立地一塊，模擬地獨(dú)立一塊，單點(diǎn)用銅皮或FB磁珠連接，而電源不分開；另一種是模擬電源和數(shù)字電源分開用FB連接，而地是統(tǒng)一地。這兩種方法效果是否一樣？ 

應(yīng)該說從原理上講是一樣的。因?yàn)殡娫春偷貙?duì)高頻信號(hào)是等效的。
區(qū)分模擬和數(shù)字部分的目的是為了抗干擾，主要是數(shù)字電路對(duì)模擬電路的干擾。但是，分割可能造成信號(hào)回流路徑不完整，影響數(shù)字信號(hào)的信號(hào)質(zhì)量，影響系統(tǒng)EMC質(zhì)量。因此，無論分割哪個(gè)平面，要看這樣作，信號(hào)回流路徑是否被增大，回流信號(hào)對(duì)正常工作信號(hào)干擾有多大。

現(xiàn)在也有一些混合設(shè)計(jì)，不分電源和地，在布局時(shí)，按照數(shù)字部分、模擬部分分開布局布線，避免出現(xiàn)跨區(qū)信號(hào)。

51、安規(guī)問題：FCC、EMC的具體含義是什么？

FCC: federal communication commission 美通信委員會(huì)
EMC: electro megnetic compatibility 電磁兼容
FCC是個(gè)標(biāo)準(zhǔn)組織，EMC是一個(gè)標(biāo)準(zhǔn)。標(biāo)準(zhǔn)頒布都有相應(yīng)的原因，標(biāo)準(zhǔn)和測(cè)試方法。

52、何謂差分布線？

差分信號(hào)，有些也稱差動(dòng)信號(hào)，用兩根完全一樣，極性相反的信號(hào)傳輸一路數(shù)據(jù)，依靠?jī)筛盘?hào)電平差進(jìn)行判決。為了保證兩根信號(hào)完全一致，在布線時(shí)要保持并行，線寬、線間距保持不變。

53、PCB仿真軟件有哪些？

仿真的種類很多，高速數(shù)字電路信號(hào)完整性分析仿真分析(SI)常用軟件有icx,signalvision,hyperlynx,XTK,speectraquest等。有些也用Hspice。

54、PCB仿真軟件是如何進(jìn)行LAYOUT仿真的？

高速數(shù)字電路中，為了提高信號(hào)質(zhì)量，降低布線難度，一般采用多層板，分配專門的電源層，地層。

55、在布局、布線中如何處理才能保證50M以上信號(hào)的穩(wěn)定性

高速數(shù)字信號(hào)布線，關(guān)鍵是減小傳輸線對(duì)信號(hào)質(zhì)量的影響。因此，100M以上的高速信號(hào)布局時(shí)要求信號(hào)走線盡量短。
數(shù)字電路中，高速信號(hào)是用信號(hào)上升延時(shí)間來界定的。而且，不同種類的信號(hào)（如TTL,GTL,LVTTL），確保信號(hào)質(zhì)量的方法不一樣。

56、室外單元的射頻部分，中頻部分，乃至對(duì)室外單元進(jìn)行監(jiān)控的低頻電路部分往往采用部署在同一PCB上，請(qǐng)問對(duì)這樣的PCB在材質(zhì)上有何要求？如何防止射頻，中頻乃至低頻電路互相之間的干擾？ 

混合電路設(shè)計(jì)是一個(gè)很大的問題。很難有一個(gè)完美的解決方案。
一般射頻電路在系統(tǒng)中都作為一個(gè)獨(dú)立的單板進(jìn)行布局布線，甚至?xí)袑ｉT的屏蔽腔體。而且射頻電路一般為單面或雙面板，電路較為簡(jiǎn)單，所有這些都是為了減少對(duì)射頻電路分布參數(shù)的影響，提高射頻系統(tǒng)的一致性。相對(duì)于一般的FR4材質(zhì)，射頻電路板傾向與采用高Q值的基材，這種材料的介電常數(shù)比較小，傳輸線分布電容較小，阻抗高，信號(hào)傳輸時(shí)延小。
在混合電路設(shè)計(jì)中，雖然射頻，數(shù)字電路做在同一塊PCB上，但一般都分成射頻電路區(qū)和數(shù)字電路區(qū)，分別布局布線。之間用接地過孔帶和屏蔽盒屏蔽。

57、對(duì)于射頻部分，中頻部分和低頻電路部分部署在同一PCB上，mentor有什么解決方案？

Mentor的板級(jí)系統(tǒng)設(shè)計(jì)軟件，除了基本的電路設(shè)計(jì)功能外，還有專門的RF設(shè)計(jì)模塊。在RF原理圖設(shè)計(jì)模塊中，提供參數(shù)化的器件模型，并且提供和EESOFT等射頻電路分析仿真工具的雙向接口；在RF LAYOUT模塊中，提供專門用于射頻電路布局布線的圖案編輯功能，也有和EESOFT等射頻電路分析仿真工具的雙向接口，對(duì)于分析仿真后的結(jié)果可以反標(biāo)回原理圖和PCB。同時(shí)，利用Mentor軟件的設(shè)計(jì)管理功能，可以方便的實(shí)現(xiàn)設(shè)計(jì)復(fù)用，設(shè)計(jì)派生，和協(xié)同設(shè)計(jì)。大大加速混合電路設(shè)計(jì)進(jìn)程。
手機(jī)板是典型的混合電路設(shè)計(jì)，很多大型手機(jī)設(shè)計(jì)制造商都利用Mentor加安杰倫的eesoft作為設(shè)計(jì)平臺(tái)。

58、mentor的產(chǎn)品結(jié)構(gòu)如何？

Mentor Graphics的PCB工具有WG(原veribest)系列和Enterprise(boardstation)系列。

59、Mentor的PCB設(shè)計(jì)軟件對(duì)BGA、PGA、COB等封裝是如何支持的？

Mentor的autoactive RE由收購得來的veribest發(fā)展而來，是業(yè)界一個(gè)無網(wǎng)格，任意角度布線器。
眾所周知，對(duì)于球柵陣列，COB器件，無網(wǎng)格，任意角度布線器是解決布通率的關(guān)鍵。
在新的autoactive RE中，新增添了推擠過孔，銅箔，REROUTE等功能，使它應(yīng)用更方便。另外，他支持高速布線，包括有時(shí)延要求信號(hào)布線和差分對(duì)布線。

60、Mentor的PCB設(shè)計(jì)軟件對(duì)差分線隊(duì)的處理又如何？

Mentor軟件在定義好差分對(duì)屬性后，兩根差分對(duì)可以一起走線，嚴(yán)格保證差分對(duì)線寬，間距和長(zhǎng)度差，遇到障礙可以自動(dòng)分開，在換層時(shí)可以選擇過孔方式。

61、在一塊12層PCb板上，有三個(gè)電源層2.2v，3.3v,5v，將三個(gè)電源各作在一層，地線該如何處理？

一般說來，三個(gè)電源分別做在三層，對(duì)信號(hào)質(zhì)量比較好。因?yàn)椴淮罂赡艹霈F(xiàn)信號(hào)跨平面層分割現(xiàn)象?？绶指钍怯绊懶盘?hào)質(zhì)量很關(guān)鍵的一個(gè)因素，而仿真軟件一般都忽略了它。
對(duì)于電源層和地層，對(duì)高頻信號(hào)來說都是等效的。在實(shí)際中，除了考慮信號(hào)質(zhì)量外，電源平面耦合(利用相鄰地平面降低電源平面交流阻抗)，層疊對(duì)稱，都是需要考慮的因素。

62、PCB在出廠時(shí)如何檢查是否達(dá)到了設(shè)計(jì)工藝要求？

很多PCB廠家在PCB加工完成出廠前，都要經(jīng)過加電的網(wǎng)絡(luò)通斷測(cè)試，以確保所有聯(lián)線正確。同時(shí)，越來越多的廠家也采用x光測(cè)試，檢查蝕刻或?qū)訅簳r(shí)的一些故障。
對(duì)于貼片加工后的成品板，一般采用ICT測(cè)試檢查，這需要在PCB設(shè)計(jì)時(shí)添加ICT測(cè)試點(diǎn)。如果出現(xiàn)問題，也可以通過一種特殊的X光檢查設(shè)備排除是否加工原因造成故障。

63、“機(jī)構(gòu)的防護(hù)”是不是機(jī)殼的防護(hù)？

是的。機(jī)殼要盡量嚴(yán)密，少用或不用導(dǎo)電材料，盡可能接地。

  
64、在芯片選擇的時(shí)候是否也需要考慮芯片本身的esd問題？ 

不論是雙層板還是多層板，都應(yīng)盡量增大地的面積。在選擇芯片時(shí)要考慮芯片本身的ESD特性，這些在芯片說明中一般都有提到，而且即使不同廠家的同一種芯片性能也會(huì)有所不同。設(shè)計(jì)時(shí)多加注意，考慮的全面一點(diǎn)，做出電路板的性能也會(huì)得到一定的保證。但ESD的問題仍然可能出現(xiàn)，因此機(jī)構(gòu)的防護(hù)對(duì)ESD的防護(hù)也是相當(dāng)重要的。 

65、在做pcb板的時(shí)候，為了減小干擾，地線是否應(yīng)該構(gòu)成閉和形式？

在做PCB板的時(shí)候，一般來講都要減小回路面積，以便減少干擾，布地線的時(shí)候，也不 應(yīng)布成閉合形式，而是布成樹枝狀較好，還有就是要盡可能增大地的面積。

66、如果仿真器用一個(gè)電源，pcb板用一個(gè)電源，這兩個(gè)電源的地是否應(yīng)該連在一起？

如果可以采用分離電源當(dāng)然較好，因?yàn)槿绱穗娫撮g不易產(chǎn)生干擾，但大部分設(shè)備是有具體要求的。既然仿真器和PCB板用的是兩個(gè)電源，按我的想法是不該將其共地的。

67、一個(gè)電路由幾塊pcb板構(gòu)成，他們是否應(yīng)該共地？

一個(gè)電路由幾塊PCB構(gòu)成，多半是要求共地的，因?yàn)樵谝粋€(gè)電路中用幾個(gè)電源畢竟是不太實(shí)際的。但如果你有具體的條件，可以用不同電源當(dāng)然干擾會(huì)小些。

68、設(shè)計(jì)一個(gè)手持產(chǎn)品，帶LCD，外殼為金屬。測(cè)試ESD時(shí)，無法通過ICE-1000-4-2的測(cè)試，CONTACT只能通過1100V，AIR可以通過6000V。ESD耦合測(cè)試時(shí)，水平只能可以通過3000V，垂直可以通過4000V測(cè)試。CPU主頻為33MHZ。有什么方法可以通過ESD測(cè)試？

手持產(chǎn)品又是金屬外殼，ESD的問題一定比較明顯，LCD也恐怕會(huì)出現(xiàn)較多的不良現(xiàn)象。如果沒辦法改變現(xiàn)有的金屬材質(zhì)，則建議在機(jī)構(gòu)內(nèi)部加上防電材料，加強(qiáng)PCB的地，同時(shí)想辦法讓LCD接地。當(dāng)然，如何操作要看具體情況。

69、設(shè)計(jì)一個(gè)含有DSP，PLD的系統(tǒng)，該從那些方面考慮ESD？

就一般的系統(tǒng)來講，主要應(yīng)考慮人體直接接觸的部分，在電路上以及機(jī)構(gòu)上進(jìn)行適當(dāng)?shù)谋Ｗo(hù)。至于ESD會(huì)對(duì)系統(tǒng)造成多大的影響，那還要依不同情況而定。干燥的環(huán)境下，ESD現(xiàn)象會(huì)比較嚴(yán)重，較敏感精細(xì)的系統(tǒng)，ESD的影響也會(huì)相對(duì)明顯。雖然大的系統(tǒng)有時(shí)ESD影響并不明顯，但設(shè)計(jì)時(shí)還是要多加注意，盡量防患于未然。

70、PCB設(shè)計(jì)中，如何避免串?dāng)_？

變化的信號(hào)（例如階躍信號(hào)）沿傳輸線由A到B傳播，傳輸線C-D上會(huì)產(chǎn)生耦合信號(hào)，變化的信號(hào)一旦結(jié)束也就是信號(hào)恢復(fù)到穩(wěn)定的直流電平時(shí)，耦合信號(hào)也就不存在了，因此串?dāng)_僅發(fā)生在信號(hào)跳變的過程當(dāng)中，并且信號(hào)沿的變化（轉(zhuǎn)換率）越快，產(chǎn)生的串?dāng)_也就越大?？臻g中耦合的電磁場(chǎng)可以提取為無數(shù)耦合電容和耦合電感的集合，其中由耦合電容產(chǎn)生的串?dāng)_信號(hào)在受害網(wǎng)絡(luò)上可以分成前向串?dāng)_和反向串?dāng)_Sc，這個(gè)兩個(gè)信號(hào)極性相同；由耦合電感產(chǎn)生的串?dāng)_信號(hào)也分成前向串?dāng)_和反向串?dāng)_SL，這兩個(gè)信號(hào)極性相反。耦合電感電容產(chǎn)生的前向串?dāng)_和反向串?dāng)_同時(shí)存在，并且大小幾乎相等，這樣，在受害網(wǎng)絡(luò)上的前向串?dāng)_信號(hào)由于極性相反，相互抵消，反向串?dāng)_極性相同，疊加增強(qiáng)。

串?dāng)_分析的模式通常包括默認(rèn)模式，三態(tài)模式和壞情況模式分析。默認(rèn)模式類似我們實(shí)際對(duì)串?dāng)_測(cè)試的方式，即侵害網(wǎng)絡(luò)驅(qū)動(dòng)器由翻轉(zhuǎn)信號(hào)驅(qū)動(dòng)，受害網(wǎng)絡(luò)驅(qū)動(dòng)器保持初始狀態(tài)（高電平或低電平），然后計(jì)算串?dāng)_值。這種方式對(duì)于單向信號(hào)的串?dāng)_分析比較有效。三態(tài)模式是指侵害網(wǎng)絡(luò)驅(qū)動(dòng)器由翻轉(zhuǎn)信號(hào)驅(qū)動(dòng)，受害的網(wǎng)絡(luò)的三態(tài)終端置為高阻狀態(tài)，來檢測(cè)串?dāng)_大小。這種方式對(duì)雙向或復(fù)雜拓樸網(wǎng)絡(luò)比較有效。壞情況分析是指將受害網(wǎng)絡(luò)的驅(qū)動(dòng)器保持初始狀態(tài)，仿真器計(jì)算所有默認(rèn)侵害網(wǎng)絡(luò)對(duì)每一個(gè)受害網(wǎng)絡(luò)的串?dāng)_的總和。這種方式一般只對(duì)個(gè)別關(guān)鍵網(wǎng)絡(luò)進(jìn)行分析，因?yàn)橐?jì)算的組合太多，仿真速度比較慢。

71、導(dǎo)帶，即微帶線的地平面的鋪銅面積有規(guī)定嗎？

對(duì)于微波電路設(shè)計(jì)，地平面的面積對(duì)傳輸線的參數(shù)有影響。具體算法比較復(fù)雜（請(qǐng)參閱安杰倫的EESOFT有關(guān)資料）。而一般PCB數(shù)字電路的傳輸線仿真計(jì)算而言，地平面面積對(duì)傳輸線參數(shù)沒有影響，或者說忽略影響。

72、在EMC測(cè)試中發(fā)現(xiàn)時(shí)鐘信號(hào)的諧波超標(biāo)十分嚴(yán)重，只是在電源引腳上連接去耦電容。在PCB設(shè)計(jì)中需要注意哪些方面以抑止電磁輻射呢？ 

EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導(dǎo)。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導(dǎo)方式傳播，此外，必要的匹配和屏蔽也是需要的。

73、采用4層板設(shè)計(jì)的產(chǎn)品中，為什么有些是雙面鋪地的，有些不是？

鋪地的作用有幾個(gè)方面的考慮：1，屏蔽；2，散熱；3，加固；4，PCB工藝加工需要。所以不管幾層板鋪地，首先要看它的主要原因。
這里我們主要討論高速問題，所以主要說屏蔽作用。表面鋪地對(duì)EMC有好處，但是鋪銅要盡量完整，避免出現(xiàn)孤島。一般如果表層器件布線較多，
很難保證銅箔完整，還會(huì)帶來內(nèi)層信號(hào)跨分割問題。所以建議表層器件或走線多的板子，不鋪銅。

74、對(duì)于一組總線（地址，數(shù)據(jù)，命令）驅(qū)動(dòng)多個(gè)（多達(dá)4，5個(gè)）設(shè)備（FLASH,SDRAM,其他外設(shè)...）的情況，在PCB布線時(shí)，采用那種方式？

布線拓?fù)鋵?duì)信號(hào)完整性的影響，主要反映在各個(gè)節(jié)點(diǎn)上信號(hào)到達(dá)時(shí)刻不一致，反射信號(hào)同樣到達(dá)某節(jié)點(diǎn)的時(shí)刻不一致，所以造成信號(hào)質(zhì)量惡化。一般來講，星型拓?fù)浣Y(jié)構(gòu)，可以通過控制同樣長(zhǎng)的幾個(gè)stub，使信號(hào)傳輸和反射時(shí)延一致，達(dá)到比較好的信號(hào)質(zhì)量。
在使用拓?fù)渲g，要考慮到信號(hào)拓?fù)涔?jié)點(diǎn)情況、實(shí)際工作原理和布線難度。不同的buffer，對(duì)于信號(hào)的反射影響也不一致，所以星型拓?fù)洳⒉荒芎芎媒鉀Q上述數(shù)據(jù)地址總線連接到flash和sdram的時(shí)延，進(jìn)而無法確保信號(hào)的質(zhì)量；另一方面，高速的信號(hào)一般在dsp和sdram之間通信，flash加載時(shí)的速率并不高，所以在高速仿真時(shí)只要確保實(shí)際高速信號(hào)有效工作的節(jié)點(diǎn)處的波形，而無需關(guān)注flash處波形；星型拓?fù)浔容^菊花鏈等拓?fù)鋪碇v，布線難度較大，尤其大量數(shù)據(jù)地址信號(hào)都采用星型拓?fù)鋾r(shí)。
附圖是使用Hyperlynx仿真數(shù)據(jù)信號(hào)在DDR――DSP――FLASH拓?fù)溥B接，和DDR――FLASH――DSP連接時(shí)在150MHz時(shí)的仿真波形。
可以看到，二種情形，DSP處信號(hào)質(zhì)量更好，而FLASH處波形較差，而實(shí)際工作信號(hào)時(shí)DSP和DDR處的波形。

75、頻率30M以上的PCB，布線時(shí)使用自動(dòng)布線還是手動(dòng)布線；布線的軟件功能都一樣嗎？

是否高速信號(hào)是依據(jù)信號(hào)上升沿而不是絕對(duì)頻率或速度。自動(dòng)或手動(dòng)布線要看軟件布線功能的支持，有些布線手工可能會(huì)優(yōu)于自動(dòng)布線，但有些布線，例如查分布線，總線時(shí)延補(bǔ)償布線，自動(dòng)布線的效果和效率會(huì)遠(yuǎn)高于手工布線。一般 PCB基材主要由樹脂和玻璃絲布混合構(gòu)成，由于比例不同，介電常數(shù)和厚度都不同。一般樹脂含量高的，介電常數(shù)越小，可以更薄。具體參數(shù)，可以向PCB生產(chǎn)廠家咨詢。另外，隨著新工藝出現(xiàn)，還有一些特殊材質(zhì)的PCB板提供給諸如超厚背板或低損耗射頻板需要。  

76、在PCB設(shè)計(jì)中，通常將地線又分為保護(hù)地和信號(hào)地；電源地又分為數(shù)字地和模擬地，為什么要對(duì)地線進(jìn)行劃分？ 

劃分地的目的主要是出于EMC的考慮，擔(dān)心數(shù)字部分電源和地上的噪聲會(huì)對(duì)其他信號(hào)，特別是模擬信號(hào)通過傳導(dǎo)途徑有干擾。至于信號(hào)的和保護(hù)地的劃分，是因?yàn)镋MC中ESD靜放電的考慮，類似于我們生活中避雷針接地的作用。無論怎樣分，終的大地只有一個(gè)。只是噪聲瀉放途徑不同而已。

77、在布時(shí)鐘時(shí)，有必要兩邊加地線屏蔽嗎？ 

是否加屏蔽地線要根據(jù)板上的串?dāng)_/EMI情況來決定，而且如對(duì)屏蔽地線的處理不好，有可能反而會(huì)使情況更糟。

78、布不同頻率的時(shí)鐘線時(shí)有什么相應(yīng)的對(duì)策？ 

 
對(duì)時(shí)鐘線的布線，好是進(jìn)行信號(hào)完整性分析，制定相應(yīng)的布線規(guī)則，并根據(jù)這些規(guī)則來進(jìn)行布線。

79、PCB單層板手工布線時(shí)，是放在頂層還是底層？

 
如果是頂層放器件，底層布線。

80、PCB單層板手工布線時(shí)，跳線要如何表示？

跳線是PCB設(shè)計(jì)中特別的器件，只有兩個(gè)焊盤，距離可以定長(zhǎng)的，也可以是可變長(zhǎng)度的。手工布線時(shí)可根據(jù)需要添加。板上會(huì)有直連線表示，料單中也會(huì)出現(xiàn)。

81、假設(shè)一片4層板,中間兩層是VCC和GND，走線從top到bottom，從BOTTOM SIDE流到TOP SIDE的回流路徑是經(jīng)這個(gè)信號(hào)的VIA還是POWER？

過孔上信號(hào)的回流路徑現(xiàn)在還沒有一個(gè)明確的說法，一般認(rèn)為回流信號(hào)會(huì)從周圍近的接地或接電源的過孔處回流。一般EDA工具在仿真時(shí)都把過孔當(dāng)作一個(gè)固定集總參數(shù)的RLC網(wǎng)絡(luò)處理，事實(shí)上是取一個(gè)壞情況的估計(jì)。

82、“進(jìn)行信號(hào)完整性分析，制定相應(yīng)的布線規(guī)則，并根據(jù)這些規(guī)則來進(jìn)行布線”，此句如何理解？

 
前仿真分析，可以得到一系列實(shí)現(xiàn)信號(hào)完整性的布局、布線策略。通常這些策略會(huì)轉(zhuǎn)化成一些物理規(guī)則，約束PCB的布局和布線。通常的規(guī)則有拓?fù)湟?guī)則，長(zhǎng)度規(guī)則，阻抗規(guī)則，并行間距和并行長(zhǎng)度規(guī)則等等。PCB工具可以在這些約束下，完成布線。當(dāng)然，完成的效果如何，還需要經(jīng)過后仿真驗(yàn)證才知道。 

 
83、怎樣選擇PCB的軟件？ 

選擇PCB的軟件，根據(jù)自己的需求。市面提供的高級(jí)軟件很多，關(guān)鍵看看是否適合您設(shè)計(jì)能力，設(shè)計(jì)規(guī)模和設(shè)計(jì)約束的要求。刀快了好上手，太快會(huì)傷手。找個(gè)EDA廠商，請(qǐng)過去做個(gè)產(chǎn)品介紹，大家坐下來聊聊，不管買不買，都會(huì)有收獲。

84、關(guān)于碎銅、浮銅的概念該怎么理解呢？ 

從PCB加工角度，一般將面積小于某個(gè)單位面積的銅箔叫碎銅，這些太小面積的銅箔會(huì)在加工時(shí)，由于蝕刻誤差導(dǎo)致問題。從電氣角度來講，將沒有合任何直流網(wǎng)絡(luò)連結(jié)的銅箔叫浮銅，浮銅會(huì)由于周圍信號(hào)影響，產(chǎn)生天線效應(yīng)。浮銅可能會(huì)是碎銅，也可能是大面積的銅箔。

85、近端串?dāng)_和遠(yuǎn)端串?dāng)_與信號(hào)的頻率和信號(hào)的上升時(shí)間是否有關(guān)系？是否會(huì)隨著它們變化而變化？如果有關(guān)系，能否有公式說明它們之間的關(guān)系？ 

應(yīng)該說侵害網(wǎng)絡(luò)對(duì)受害網(wǎng)絡(luò)造成的串?dāng)_與信號(hào)變化沿有關(guān)，變化越快，引起的串?dāng)_越大，（V=L*di/dt）。串?dāng)_對(duì)受害網(wǎng)絡(luò)上數(shù)字信號(hào)的判決影響則與信號(hào)頻率有關(guān)，頻率越快，影響越大。

86、在PROTEL中如何畫綁定IC？ 

具體講，在PCB中使用機(jī)械層畫邦定圖，IC襯底襯根據(jù)IC SPEC.決定接vccgndfloat，用機(jī)械層print bonding drawing即可。

87、用PROTEL繪制原理圖，制板時(shí)產(chǎn)生的網(wǎng)絡(luò)表始終有錯(cuò)，無法自動(dòng)產(chǎn)生PCB板，原因是什么？ 

 
可以根據(jù)原理圖對(duì)生成的網(wǎng)絡(luò)表進(jìn)行手工編輯, 檢查通過后即可自動(dòng)布線。用制板軟件自動(dòng)布局和布線的板面都不十分理想。網(wǎng)絡(luò)表錯(cuò)誤可能是沒有指定原理圖中元件封裝；也可能是布電路板的庫中沒有包含指定原理圖中全部元件封裝。如果是單面板就不要用自動(dòng)布線，雙面板就可以用自動(dòng)布線。也可以對(duì)電源和重要的信號(hào)線手動(dòng)，其他的自動(dòng)。

88、PCB與PCB的連接，通?？拷硬邋兘鸹蜚y的“手指”實(shí)現(xiàn)，如果“手指”與插座間接觸不良怎么辦？ 

 
如果是清潔問題，可用專用的電器觸點(diǎn)清潔劑清洗，或用寫字用的橡皮擦清潔PCB。還要考慮1、金手指是否太薄，焊盤是否和插座不吻合；2、插座是否進(jìn)了松香水或雜質(zhì)；3、插座的質(zhì)量是否可靠。

89、如何用powerPCB設(shè)定4層板的層？ 

可以將層定義設(shè)為
1:no plane+ component(top route)
2:cam plane或split/mixed (GND)
3:cam plane或split/mixed (power)
4:no plane+component(如果單面放元件可以定義為no plane+route)
注意:
cam plane生成電源和地層是負(fù)片,并且不能在該層走線,而split/mixed生成的是正片,而且該層可以作為電源或地,也可以在該層走線(部推薦在電源層和地層走線,因?yàn)檫@樣會(huì)破壞該層的完整性, 可能造成EMI的問題) 。將電源網(wǎng)絡(luò)(如3.3V,5V等)在2層的assign中由左邊列表添加到右邊列表,這樣就完成了層定義

90、PCB中各層的含義是什么？ 

Mechanical 機(jī)械層：定義整個(gè)PCB板的外觀，即整個(gè)PCB板的外形結(jié)構(gòu)。
Keepoutlayer 禁止布線層：定義在布電氣特性的銅一側(cè)的邊界。也就是說先定義了禁止布線層后，在以后的布過程中，所布的具有電氣特性的線不可以超出禁止布線層的邊界。
Topoverlay 頂層絲印層 & Bottomoverlay 底層絲印層：定義頂層和底的絲印字符，就是一般在PCB板上看到的元件編號(hào)和一些字符。
Toppaste 頂層焊盤層 &  Bottompaste 底層焊盤層：指我們可以看到的露在外面的銅鉑。
Topsolder 頂層阻焊層 &  Bottomsolder 底層阻焊層：與toppaste和bottompaste兩層相反，是要蓋綠油的層。
Drillguide 過孔引導(dǎo)層：
Drilldrawing 過孔鉆孔層：
Multiplayer 多層：指PCB板的所有層。

 
91、在高速PCB中，VIA可以減少很大的回流路徑，但有的又說情愿彎一下也不要打VIA，應(yīng)該如何取舍？ 

分析RF電路的回流路徑，與高速數(shù)字電路中信號(hào)回流還不太一樣。首先，二者有共同點(diǎn)，都是分布參數(shù)電路，都是應(yīng)用maxwell方程計(jì)算電路的特性。

然而，射頻電路是模擬電路，有電路中電壓V＝V（t），電流I=I(t)兩個(gè)變量都需要進(jìn)行控制，而數(shù)字電路只關(guān)注信號(hào)電壓的變化V＝V（t）。因此，在RF布線中，除了考慮信號(hào)回流外，還需要考慮布線對(duì)電流的影響。即打彎布線和過孔對(duì)信號(hào)電流有沒有影響。

此外，大多數(shù)RF板都是單面或雙面PCB，并沒有完整的平面層，回流路徑分布在信號(hào)周圍各個(gè)地和電源上，仿真時(shí)需要使用3D場(chǎng)提取工具分析，這時(shí)候打彎布線和過孔的回流需要具體分析；高速數(shù)字電路分析一般只處理有完整平面層的多層PCB，使用2D場(chǎng)提取分析，只考慮在相鄰平面的信號(hào)回流，過孔只作為一個(gè)集總參數(shù)的R－L－C處理。

92、在設(shè)計(jì)PCB板時(shí)，有如下兩個(gè)疊層方案：

疊層1
》信號(hào)
》地
》信號(hào)
》電源＋1.5V
》信號(hào)
》電源＋2.5V
》信號(hào)
》電源＋1.25V
》電源＋1.2V
》信號(hào)
》電源＋3.3V
》信號(hào)
》電源＋1.8V
》信號(hào)
》地
》信號(hào)

疊層2
》信號(hào)
》地
》信號(hào)
》電源＋1.5V
》信號(hào)
》地
》信號(hào)
》電源＋1.25V +1.8V
》電源＋2.5V +1.2V
》信號(hào)
》地
》信號(hào)
》電源＋3.3V
》信號(hào)
》地
》信號(hào)
哪一種疊層順序比較優(yōu)選？對(duì)于疊層2，中間的兩個(gè)分割電源層是否會(huì)對(duì)相鄰的信號(hào)層產(chǎn)生影響？這兩個(gè)信號(hào)層已經(jīng)有地平面給信號(hào)作為回流路徑。 
應(yīng)該說兩種層疊各有好處。一種保證了平面層的完整，二種增加了地層數(shù)目，有效降低了電源平面的阻抗，對(duì)抑制系統(tǒng)EMI有好處。

理論上講，電源平面和地平面對(duì)于交流信號(hào)是等效的。但實(shí)際上，地平面具有比電源平面更好的交流阻抗，信號(hào)優(yōu)選地平面作為回流平面。但是由于層疊厚度因素的影響，例如信號(hào)和電源層間介質(zhì)厚度小于與地之間的介質(zhì)厚度，二種層疊中跨分割的信號(hào)同樣在電源分隔處存在信號(hào)回流不完整的問題。 

93、當(dāng)信號(hào)跨電源分割時(shí)，是否表示對(duì)該信號(hào)而言，該電源平面的交流阻抗大？此時(shí)，如果該信號(hào)層還有地平面與其相鄰，即使信號(hào)和電源層間介質(zhì)厚度小于與地之間的介質(zhì)厚度，信號(hào)是否也會(huì)選擇地平面作為回流路徑？

沒錯(cuò)，這種說法是對(duì)的，根據(jù)阻抗計(jì)算公式，Z=squa（L/C）, 在分隔處，C變小，Z增大。當(dāng)然此處，信號(hào)還與地層相鄰，C比較大，Z較小，信號(hào)優(yōu)先從完整的地平面上回流。但是，不可避免會(huì)在分隔處產(chǎn)生阻抗不連續(xù)。

94、在使用protel 99se軟件設(shè)計(jì)，處理器的是89C51,晶振12MHZ 系統(tǒng)中還有一個(gè)40KHZ的超聲波信號(hào)和800hz的音頻信號(hào)，此時(shí)如何設(shè)計(jì)PCB才能提供高抗干擾能力?

對(duì)于89C51等單片機(jī)而言,多大的信號(hào)的時(shí)候能夠影響89C51的正常工作?除了拉大兩者之間的距離之外,還有沒有其他的技巧來提高系統(tǒng)抗干擾的能力? 
PCB設(shè)計(jì)提供高抗干擾能力，當(dāng)然需要盡量降低干擾源信號(hào)的信號(hào)變化沿速率，具體多高頻率的信號(hào)，要看干擾信號(hào)是那種電平，PCB布線多長(zhǎng)。除了拉開間距外，通過匹配或拓?fù)浣鉀Q干擾信號(hào)的反射，過沖等問題，也可以有效降低信號(hào)干擾。

95、請(qǐng)問焊盤對(duì)高速信號(hào)有什么影響? 

一個(gè)很好的問題。焊盤對(duì)高速信號(hào)有的影響，它的影響類似器件的封裝對(duì)器件的影響上。詳細(xì)的分析，信號(hào)從IC內(nèi)出來以后，經(jīng)過綁定線，管腳，封裝外殼，焊盤，焊錫到達(dá)傳輸線，這個(gè)過程中的所有關(guān)節(jié)都會(huì)影響信號(hào)的質(zhì)量。但是實(shí)際分析時(shí)，很難給出焊盤、焊錫加上管腳的具體參數(shù)。所以一般就用IBIS模型中的封裝的參數(shù)將他們都概括了，當(dāng)然這樣的分析在較低的頻率上分析是可以接收的，對(duì)于更高頻率信號(hào)更高精度仿真，就不夠精確了。現(xiàn)在的一個(gè)趨勢(shì)是用IBIS的V－I、V－T曲線描述buffer特性，用SPICE模型描述封裝參數(shù)。當(dāng)然，在IC設(shè)計(jì)當(dāng)中，也有信號(hào)完整性問題，在封裝選擇和管腳分配上也考慮了這些因素對(duì)信號(hào)質(zhì)量的影響。 

96、自動(dòng)浮銅后，浮銅會(huì)根據(jù)板子上面器件的位置和走線布局來填充空白處，但這樣就會(huì)形成很多的小于等于90度的尖角和毛刺（比如一個(gè)多腳芯片各個(gè)管腳之間會(huì)有很多相對(duì)的尖角浮銅），在高壓測(cè)試時(shí)候會(huì)放電，無法通過高壓測(cè)試，不知除了自動(dòng)浮銅后通過人工一點(diǎn)一點(diǎn)修正去除這些尖角和毛刺外有沒有其他的好辦法。

自動(dòng)浮銅中出現(xiàn)的尖角浮銅問題，的確是各很麻煩的問題，除了有你提到的放電問題外，在加工中也會(huì)由于酸滴積聚問題，造成加工的問題。從2000年起，mentor在WG和EN當(dāng)中，都支持動(dòng)態(tài)銅箔邊緣修復(fù)功能，還支持動(dòng)態(tài)覆銅，可以自動(dòng)解決以上問題。 

97、請(qǐng)問在PCB 布線中電源的分布和布線是否也需要象接地一樣注意。若不注意會(huì)帶來什么樣的問題？會(huì)增加干擾么？ 

電源若作為平面層處理，其方式應(yīng)該類似于地層的處理，當(dāng)然，為了降低電源的共模輻射，建議內(nèi)縮20倍的電源層距地層的高度。如果布線，建議走樹狀結(jié)構(gòu)，注意避免電源環(huán)路問題。電源閉環(huán)會(huì)引起較大的共模輻射。 

98、地址線是否應(yīng)該采用星形布線？若采用星形布線，則Vtt的終端電阻可不可以放在星形的連接點(diǎn)處或者放在星形的一個(gè)分支的末端？

地址線是否要采用星型布線，取決于終端之間的時(shí)延要求是否滿足系統(tǒng)的建立、保持時(shí)間，另外還要考慮到布線的難度。星型拓?fù)涞脑蚴谴_保每個(gè)分支的時(shí)延和反射一致，所以星型連接中使用終端并聯(lián)匹配，一般會(huì)在所有終端都添加匹配，只在一個(gè)分支添加匹配，不可能滿足這樣的要求。

99、如果希望盡量減少板面積，而打算像內(nèi)存條那樣正反貼，可以嗎？

正反貼的PCB設(shè)計(jì)，只要你的焊接加工沒問題，當(dāng)然可以。

100、如果只是在主板上貼有四片DDRmemory，要求時(shí)鐘能達(dá)到150Mhz，在布線方面有什么具體要求?

150Mhz的時(shí)鐘布線，要求盡量減小傳輸線長(zhǎng)度，降低傳輸線對(duì)信號(hào)的影響。如果還不能滿足要求，仿真一下，看看匹配、拓?fù)?、阻抗控制等策略是有效?

101、在PCB板上線寬及過孔的大小與所通過的電流大小的關(guān)系是怎樣的？ 

一般的PCB的銅箔厚度為1盎司，約1.4mil的話，大致1mil線寬允許的大電流為1A。過孔比較復(fù)雜，除了與過孔焊盤大小有關(guān)外，還與加工過程中電鍍后孔壁沉銅厚度有關(guān)。

 
102、為何要將PCB文件轉(zhuǎn)換為GERBER文件和鉆孔數(shù)據(jù)后交PCB廠制板？

  大多數(shù)工程師都習(xí)慣于將PCB文件設(shè)計(jì)好后直接送PCB廠加工，而際上比較流行的做法是將PCB文件轉(zhuǎn)換為GERBER文件和鉆孔數(shù)據(jù)后交PCB廠，為何要“多此一舉”呢？    因?yàn)殡娮庸こ處熀蚉CB工程師對(duì)PCB的理解不一樣，由PCB工廠轉(zhuǎn)換出來的GERBER文件可能不是您所要的，如您在設(shè)計(jì)時(shí)將元件的參數(shù)都定義在PCB文件中，您又不想讓這些參數(shù)顯示在PCB成品上，您未作說明，PCB廠依葫蘆畫瓢將這些參數(shù)都留在了PCB成品上。這只是一個(gè)例子。若您自己將PCB文件轉(zhuǎn)換成GERBER文件就可避免此類事件發(fā)生。    GERBER文件是一種際標(biāo)準(zhǔn)的光繪格式文件，它包含RS-274-D和RS-274-X兩種格式，其中RS-274-D稱為基本GERBER格式，并要同時(shí)附帶D碼文件才能完整描述一張圖形；RS-274-X稱為擴(kuò)展GERBER格式，它本身包含有D碼信息。常用的CAD軟件都能生成此二種格式文件。    如何檢查生成的GERBER正確性？您只需在免費(fèi)軟件Viewmate V6.3中導(dǎo)入這些GERBER文件和D碼文件即可在屏幕上看到或通過打印機(jī)打出。    鉆孔數(shù)據(jù)也能由各種CAD軟件產(chǎn)生，一般格式為Excellon，在Viewmate中也能顯示出來。沒有鉆孔數(shù)據(jù)當(dāng)然做不出PCB了。 

103、如何提高布通率？

  完成一個(gè)印制板圖的設(shè)計(jì)一般都要經(jīng)過原理圖輸入--網(wǎng)絡(luò)表生成--定義Keepout Layer -- 網(wǎng)絡(luò)表（元件）加載--元件布局--自動(dòng)（手動(dòng)）布線等過程?，F(xiàn)今市面上流行的幾種軟件在元件自動(dòng)步局功能上都不是很強(qiáng)大，往往通過手工步局更能提高布通率，但請(qǐng)別忘了充分運(yùn)用Move to Gird 功能，她能將元件自動(dòng)移到網(wǎng)格交叉點(diǎn)上，對(duì)提高布通率大有益處。 

104、PCB文件中如何加上漢字？

在PCB文件中加漢字的方法有很多種，本人比較喜歡的方法還是下面將要介紹的：A.前提條件：您的PC中應(yīng)安裝有Protel99軟件并能正常運(yùn)行.B.步驟：將windows目錄中的client99.rcs英文菜單文件copy 到另一目錄下保存起來; 下載Protel99cn.zip 解包后將其中的client99.rcs復(fù)制到windows目錄下; 再將其他文件復(fù)制到Design Explorer 99目錄中；重新啟動(dòng)計(jì)算機(jī)后運(yùn)行Protel99即會(huì)出現(xiàn)中文菜單，在放置|漢字菜單中可實(shí)現(xiàn)加漢字功能。